Applied Materials, Inc. ha presentado innovaciones que ayudan a los clientes a continuar con el escalado 2D con EUV y ha detallado la más amplia cartera de tecnologías de la industria para la fabricación de transistores 3D Gate-All-Around de próxima generación. Los fabricantes de chips están siguiendo dos caminos complementarios para aumentar la densidad de los transistores en los próximos años. Uno es el clásico escalado 2D de la Ley de Moore, creando características más pequeñas mediante la litografía EUV y la ingeniería de materiales.

La otra es el uso de la cooptimización de la tecnología de diseño (DTCO) y las técnicas 3D que optimizan inteligentemente la disposición de las células lógicas para aumentar la densidad independientemente de los cambios en el paso de la litografía. Se espera que estos últimos enfoques, que incluyen las redes de distribución de energía en la parte posterior y los transistores Gate-All-Around (GAA), impulsen una proporción cada vez mayor de mejoras en la densidad lógica en los próximos años, a medida que se ralentiza el escalado clásico en 2D. En conjunto, estas técnicas pueden ayudar a los fabricantes de chips en su objetivo de ofrecer futuras generaciones de chips lógicos con una mejora de la potencia, el rendimiento, el área, el coste y el tiempo de comercialización, o PPACt.

Ampliación de la escala 2D - La aparición de la litografía ultravioleta extrema (EUV) ha permitido a los fabricantes de chips producir características más pequeñas y aumentar la densidad de los transistores. Sin embargo, la industria ha llegado a un punto en el que la ampliación de la escala con EUV está introduciendo retos que requieren nuevos enfoques de deposición, grabado y metrología. Tras el desarrollo de las resistencias EUV, los patrones de los chips necesitan ser grabados a través de una serie de capas intermedias – llamadas capa de transferencia y máscara dura -- antes de ser finalmente grabados en la oblea.

Hasta ahora, estas capas se han depositado utilizando la tecnología spin-on. Applied presenta la película de patrón avanzado Stensar(TM) para EUV, que se deposita mediante el sistema CVD (deposición química de vapor) de precisión de Applied. En comparación con la deposición spin-on, la película CVD de Applied ayuda a los clientes a ajustar las capas de máscara dura EUV para obtener espesores específicos y resistencia al grabado, de modo que puedan lograr una uniformidad de transferencia de patrones EUV casi perfecta en toda la oblea.

Applied también detalló una capacidad especial de sus sistemas de grabado en Y Sym3(R) que permite a los clientes grabar y depositar materiales en las mismas cámaras para ayudar a mejorar los patrones EUV antes de grabarlos en la oblea. Las cámaras Sym3 eliminan suavemente los materiales de resistencia EUV y luego vuelven a depositar el material de una manera especial que promedia la variabilidad del patrón causada por "errores estocásticos". Los patrones EUV mejorados aumentan el rendimiento y mejoran la potencia y el rendimiento del chip. Como resultado, la tecnología Sym3 de Applied está creciendo rápidamente más allá de la memoria -donde Applied es el proveedor número uno de sistemas de grabado de conductores para el mercado de la DRAM- a la lógica de fundición.

Applied también demostró cómo su tecnología de metrología eBeam PROVision(R) puede utilizarse para ver en profundidad dentro de los chips multicapa y medir con precisión las características estampadas con EUV en toda la oblea, ayudando a los clientes a resolver los "errores de colocación en los bordes" que otras técnicas de metrología no pueden diagnosticar. Applied casi duplicó los ingresos de su sistema eBeam en 2021 y se ha convertido en el proveedor número uno de tecnología eBeam. Ingeniería de transistores 3D Gate-All-Around El emergente transistor GAA ejemplifica cómo los clientes pueden complementar el escalado 2D con técnicas de diseño 3D e innovaciones de disposición DTCO para aumentar rápidamente la densidad lógica incluso cuando el escalado 2D se ralentiza.

Las innovaciones en la ingeniería de materiales proporcionan a los transistores GAA mejoras también en la potencia y el rendimiento. En los FinFET, los canales verticales que forman la trayectoria eléctrica del transistor se moldean mediante litografía y grabado, procesos que pueden dar lugar a anchos de canal desiguales. La falta de uniformidad repercute negativamente en la potencia y el rendimiento, lo que constituye una de las principales razones por las que los clientes se pasan a los GAA.

Los transistores GAA se asemejan a los transistores FinFET que han sido girados 90 grados para que los canales sean horizontales en lugar de verticales. Los canales GAA se forman mediante epitaxia y eliminación selectiva de materiales, tecnologías que permiten a los clientes diseñar con precisión la anchura y la uniformidad para obtener una potencia y un rendimiento óptimos. El primer producto de Applied fue un sistema de epitaxia, y la empresa ha sido líder del mercado desde entonces.

Applied fue pionera en la eliminación selectiva de materiales cuando lanzó el sistema Selectra(R) en 2016 y es el líder del mercado con más de 1.000 cámaras en uso por los clientes. Uno de los principales retos de la fabricación de transistores GAA es que el espacio entre los canales es de solo unos 10 nm, y los clientes deben depositar el óxido de puerta multicapa y las pilas de puerta de metal alrededor de los cuatro lados de los canales en el diminuto espacio disponible. Applied ha desarrollado un sistema IMS(TM) (Integrated Materials Solution) para la pila de óxido de compuerta.

Un óxido de compuerta más fino da lugar a una mayor corriente de accionamiento y rendimiento del transistor. Sin embargo, los óxidos de puerta más finos suelen dar lugar a una mayor corriente de fuga que desperdicia energía y genera calor. El nuevo sistema IMS de Applied reduce el grosor del óxido equivalente en 1,5 angstroms, lo que permite a los diseñadores aumentar el rendimiento sin aumentar las fugas de la puerta o mantener el rendimiento constante y reducir las fugas de la puerta en más de 10 veces.

Integra la deposición de capas atómicas (ALD), los pasos térmicos, los pasos de tratamiento con plasma y la metrología en un único sistema de alto vacío. Applied también está demostrando un sistema IMS para la ingeniería de pilas de compuertas metálicas GAA, que permite a los clientes variar el grosor de las compuertas con el fin de ajustar los voltajes umbral de los transistores para cumplir los objetivos de rendimiento por vatio de aplicaciones informáticas específicas que van desde dispositivos móviles alimentados por baterías hasta servidores de alto rendimiento. Realiza los pasos de ALD de metal de alta precisión en alto vacío para evitar la contaminación atmosférica.

Se ofrecerán más detalles sobre las soluciones de escalado lógico de Applied en la clase magistral "Nuevas formas de reducir" que la empresa celebrará más adelante, el 21 de abril de 2022.