Broadcom Inc. ha anunciado la disponibilidad de su tecnología de plataforma 3.5D eXtreme Dimension System in Package (XDSiP?), que permite a los clientes de IA de consumo desarrollar aceleradores personalizados (XPU) de próxima generación. El XDSiP 3.5D integra más de 6000 mm2 de silicio y hasta 12 pilas de memoria de alto ancho de banda (HBM) en un dispositivo empaquetado para permitir una computación de alta eficiencia y bajo consumo para la IA a escala. Broadcom ha logrado un hito importante al desarrollar y lanzar la primera XPU 3.5D Face-to-Face (F2F) de la industria.

La inmensa potencia de cálculo necesaria para el entrenamiento de modelos generativos de IA se basa en clústeres masivos de 100.000 XPU que crecen hasta 1 millón. Estas XPU exigen una integración cada vez más sofisticada de las capacidades de cálculo, memoria y E/S para lograr el rendimiento necesario al tiempo que se minimiza el consumo de energía y el coste. Los métodos tradicionales, como la Ley de Moore y el escalado de procesos, tienen dificultades para seguir el ritmo de estas demandas.

Por lo tanto, la integración avanzada del sistema en el paquete (SiP) se está convirtiendo en algo crucial para las XPU de próxima generación. Durante la última década, la integración 2,5D, que implica la integración de múltiples chiplets de hasta 2500 mm² de silicio y módulos HBM de hasta 8 HBM en un intercalador, ha demostrado ser valiosa para el desarrollo de las XPU. Sin embargo, a medida que se introducen nuevas LLM cada vez más complejas, su formación hace necesario el apilamiento de silicio 3D para mejorar el tamaño, la potencia y el coste.

En consecuencia, la integración 3,5D, que combina el apilamiento de silicio 3D con el empaquetado 2,5D, está llamada a convertirse en la tecnología preferida para las XPU de próxima generación en la próxima década. La plataforma XDSiP 3.5D de Broadcom consigue mejoras significativas en la densidad de interconexión y la eficiencia energética en comparación con el enfoque Face-to-Back (F2B). Este innovador apilamiento F2F conecta directamente las capas metálicas superiores de las matrices superior e inferior, lo que proporciona una conexión densa y fiable con una interferencia eléctrica mínima y una resistencia mecánica excepcional.

La plataforma 3.5D de Broadcom incluye IP y un flujo de diseño propio para la construcción correcta y eficaz del apilamiento de troqueles 3D para las interconexiones de alimentación, reloj y señal. Principales ventajas de XDSiP 3.5D de Broadcom: Densidad de interconexión mejorada: Logra un aumento de 7 veces en la densidad de señal entre los troqueles apilados en comparación con la tecnología F2B. Eficiencia energética superior: Ofrece una reducción de 10x en el consumo de energía en las interfaces troquel a troquel al utilizar HCB 3D en lugar de PHYs planares troquel a troquel.

Latencia reducida: Minimiza la latencia entre los componentes de cálculo, memoria y E/S dentro de la pila 3D. Factor de forma compacto: Permite intercaladores y encapsulados de menor tamaño, lo que se traduce en un ahorro de costes y una mejora del alabeo del encapsulado. La XPU F2F 3.5D líder de Broadcom integra cuatro troqueles de cómputo, un troquel de E/S y seis módulos HBM, aprovechando los nodos de proceso de vanguardia de TSMC y las tecnologías de empaquetado CoWoS® 2.5D.

El flujo de diseño y la metodología de automatización propios de Broadcom, basados en herramientas estándar del sector, han garantizado el éxito en la primera pasada a pesar de la inmensa complejidad del chip. El XDSiP 3.5D ha demostrado una funcionalidad completa y un rendimiento excepcional en los bloques IP críticos, incluyendo SerDes de alta velocidad, interfaces de memoria HBM e interconexiones die-to-die. Este logro subraya la experiencia de Broadcom en el diseño y prueba de circuitos integrados 3.5D complejos.

Con más de cinco productos 3,5D en desarrollo, la mayoría de los clientes de IA de consumo de Broadcom han adoptado la tecnología de plataforma XDSiP 3,5D con envíos de producción a partir de febrero de 2026.