Cadence Design Systems, Inc. ha anunciado la disponibilidad de la primera IP de verificación (VIP) y VIP de nivel de sistema (System VIP) de la industria para el estándar Compute Express Link (CXL) 3.0 con el fin de acelerar la adopción de la nueva tecnología. El Cadence VIP para CXL 3.0 se integra con el Cadence VIP para PCI Express(R) (PCIe(R)) 6.0, proporcionando una solución completa desde la IP hasta el nivel de sistema en chip (SoC) que ayuda a los usuarios a crear diseños para aplicaciones de centros de datos de alto rendimiento. El VIP de Cadence para CXL proporciona una implementación de modelos de alto rendimiento que permite a los diseñadores completar de forma rápida y exhaustiva la verificación funcional con menos esfuerzo y mayor garantía de que el diseño funcionará como se espera.

El VIP para CXL cuenta con la tecnología Cadence TripleCheck(TM), que proporciona un plan de verificación conforme a la especificación vinculado a modelos de cobertura completos y a un sólido conjunto de pruebas para garantizar el cumplimiento de la especificación. La solución Cadence System VIP también se ha ampliado para abordar la última especificación CXL. La solución incluye la biblioteca de tráfico del sistema para CXL que proporciona pruebas a nivel de SoC listas para usar que funcionan sin problemas tanto en la simulación como en la emulación, el analizador de rendimiento del sistema para el análisis automático del rendimiento desde CXL hasta DDR, y el cuadro de indicadores del sistema que proporciona una comprobación automática de la coherencia y la integridad de los datos.

Al soportar las especificaciones más recientes de la industria y proporcionar las primeras soluciones de verificación en el mercado tanto para el nivel IP como para el SoC, Cadence permite a los clientes implementar rápidamente los nuevos estándares, como el CXL 3.0." Las nuevas soluciones VIP forman parte del flujo completo de verificación de Cadence, que incluye la emulación Palladium(R) Z2, la creación de prototipos Protium(TM) X2, la simulación Xcelium(TM), la plataforma de verificación formal Jasper(TM), el estudio virtual e híbrido Helium(TM) y la plataforma de gestión de la verificación vManager(TM). El flujo completo de verificación de Cadence ofrece el mayor rendimiento de verificación de errores por dólar invertido al día. Las soluciones VIP y el flujo completo de verificación apoyan la estrategia de Diseño de Sistemas Inteligentes(TM) de la compañía, permitiendo la excelencia en el diseño de SoC.