Andes Technology Corporation ha anunciado que una versión actualizada de la potente tecnología Andes Custom Extension (ACE) es ahora compatible con los procesadores AndesCore de la serie 45 u los mononúcleo N45/D45/NX45/A45/AX45 y los multinúcleo A45MP/AX45MP. Además, las funciones ACE avanzadas ACE-RVV y Andes Streaming Port funcionarán con el AndesCore AX45MPV, que es el último miembro de los procesadores de la serie 45 con una unidad de procesamiento vectorial (VPU) de hasta 1024 bits. Con un pipeline superescalar en orden, de 8 etapas y doble emisión, los procesadores AndesCore serie 45 ofrecen un fuerte rendimiento de procesamiento para que las empresas desarrollen soluciones de alto rendimiento para una amplia gama de aplicaciones en 5G, automoción, AIoT, etc.

Al igual que los procesadores AndesCoreo de las series 25 y 27, los procesadores de la serie 45 funcionan ahora con el Andes Custom Extensiono (ACE) para realizar diseños de arquitectura específica de dominio con soporte de instrucciones personalizadas. A través del marco ACE, los diseñadores de SoC pueden diseñar instrucciones personalizadas y la lógica personalizada correspondiente para ampliar los procesadores AndesCoreo. Andes COPILOT es un conjunto de potentes herramientas para generar todos los componentes necesarios, incluidas las funciones intrínsecas, el módulo RTL del procesador y el soporte para el simulador, el depurador y las herramientas de compilación para dar soporte a las instrucciones personalizadas.

Los diseñadores escriben un script ACE para describir la semántica de la instrucción y un código RTL Verilog conciso para describir la lógica personalizada. A continuación, se introducen en el COPILOT para generar todas las salidas. La nueva versión COPILOT v6 proporciona a los diseñadores acceso a funciones mejoradas de ACE, como la canalización de ACE, el procesamiento en segundo plano y las funciones de agrupación.

En el motor ACE pipelined, muchas instrucciones ACE se procesan en diferentes etapas simultáneamente. Una instrucción puede completar cada ciclo cuando no hay dependencia de recursos y datos. De este modo, el pipelining ACE ofrece un aumento significativo del rendimiento.

La ejecución de instrucciones ACE en segundo plano desacopla su ejecución del pipeline del procesador. Esto permite que el pipeline del procesador continúe ejecutando instrucciones más jóvenes, incluidas las instrucciones ACE, sin esperar a que se completen las instrucciones ACE más antiguas. Como resultado, se mejora el rendimiento general, especialmente cuando hay instrucciones ACE de larga latencia.

Las funciones de agrupación permiten especificar una o varias instrucciones como grupo de instrucciones, grupo de sincronización o grupo de estado. Las instrucciones ACE de diferentes grupos de instrucciones pueden ejecutarse simultáneamente para mejorar el rendimiento global de la ejecución ACE. Para mejorar aún más la flexibilidad de diseño de instrucciones personalizadas, el último COPILOT cuenta con un soporte especial para SoC con FPGA integrada, en el que uno o varios núcleos de la serie 45 están preparados para conectarse mediante interfaces ACE a la FPGA integrada, que está lista para las ampliaciones personalizadas posteriores al silicio.

COPILOT puede generar lógica de cruce de dominio de reloj para la parte endurecida del chip. La arquitectura FPGA embebida permite cambiar las instrucciones personalizadas para cualquier propósito, como solucionar problemas de diseño o añadir instrucciones más innovadoras.