Synopsys, Inc. ha anunciado una colaboración con TSMC para ofrecer flujos EDA de diseño digital y personalizado en el proceso N2 más avanzado de TSMC. El proceso N2 de TSMC aprovecha los transistores nanosheet para ofrecer una mejora de la velocidad de hasta el 15% a la misma potencia o una reducción de la potencia del 30% a la misma velocidad en comparación con el proceso N3E de TSMC, todo ello al tiempo que aumenta la densidad del chip. Esta importante inversión de Synopsys en toda la pila EDA permite a los diseñadores poner en marcha sus diseños N2, diferenciar sus SoC y acelerar su salida al mercado.

La colaboración en N2 se basa en el éxito de las soluciones EDA e IP certificadas de Synopsys para la tecnología de proceso de 3nm de TSMC, con varias docenas de exitosos lanzamientos hasta la fecha de empresas líderes. Los clientes de Synopsys pueden confiar en los flujos de diseño digitales y personalizados certificados, en Synopsys Foundation e Interface IP y en la IP de monitorización del proceso, el voltaje y la temperatura (PVT) en chip Silicon Lifecycle Management (SLM) de Synopsys para impulsar sus diseños N3. Los diseñadores que migren sus diseños N4 y N5 a N3E pueden utilizar el flujo de migración analógica EDA de Synopsys para reutilizar eficazmente los diseños de un nodo de proceso a otro.