Applied Materials, Inc. presentó una cartera de productos y soluciones diseñados para abordar los requisitos de patronaje de los chips en la "era angstrom". A medida que los fabricantes de chips realizan la transición a nodos de proceso de 2 nm e inferiores, se benefician cada vez más de las nuevas técnicas de ingeniería de materiales y metrología que ayudan a superar los retos del patronaje EUV y High-NA EUV, como la rugosidad de los bordes de las líneas, las limitaciones de espacio entre puntas, los defectos de puente y los errores de colocación de los bordes. En la conferencia de litografía SPIE del año pasado, Applied presentó el sistema de patronaje Centura Sculpta, que permite a los fabricantes de chips reducir los pasos de doble patronaje EUV mediante el alargamiento de las características patronadas, acercando las puntas de las características más de lo que se puede conseguir con una sola exposición EUV o High-NA EUV. En la actualidad, Applied trabaja con todos los fabricantes de chips lógicos de vanguardia en un número creciente de aplicaciones de Sculpta.

Por ejemplo, además de reducir el espaciado entre puntas, los fabricantes de chips están utilizando Sculpta para eliminar los defectos de puente, lo que permite reducir los costes de patronaje y mejorar el rendimiento de los chips. La nueva tecnología de grabado cura la rugosidad de los bordes de línea EUV: Los sistemas EUV producen menos fotones de los necesarios para definir con nitidez los patrones de líneas y espacios en las fotorresinas. Como resultado, las líneas con bordes rugosos se graban en la oblea, creando potencialmente circuitos abiertos y cortocircuitos en el chip.

Estos defectos que matan el rendimiento son cada vez más frecuentes a medida que los fabricantes de chips implementan diseños de la era angstrom con patrones de líneas y espacios más estrechos. Applied presentó el sistema de grabado Sym3 Y Magnum, que combina las tecnologías de deposición y grabado en la misma cámara. El exclusivo sistema deposita material a lo largo de los bordes rugosos, haciendo que los patrones de línea EUV sean más suaves antes de ser grabados en la oblea, lo que permite aumentar el rendimiento y disminuir la resistencia de la línea para mejorar el rendimiento del chip y el consumo de energía.

En lógica de fundición, Sym3 Y Magnum ya ha sido adoptado para aplicaciones críticas de grabado en los principales fabricantes de chips y ahora se está desplegando para el patrón EUV en nodos de la era angstrom. En memoria, Sym3 Y Magnum es la tecnología de grabado más ampliamente adoptada para el estampado EUV en DRAM. Applied introdujo el Producer XP Pioneer CVD (deposición química de vapor)?

película de estampado. La película Pioneer se deposita sobre la oblea antes del procesamiento del patrón fotorresistente y está diseñada de forma exclusiva para transferir los patrones deseados a la oblea con una fidelidad excepcional. Pioneer se basa en una fórmula exclusiva de carbono de alta densidad que es más resistente a las químicas de grabado utilizadas en los nodos de proceso más avanzados, lo que permite pilas de película más finas con una uniformidad superior de las características laterales.

Pioneer ya ha sido adoptado por los principales fabricantes de memorias para el estampado de DRAM. Pioneer se ha cooptimizado con la tecnología de conformado de patrones Sculpta de Applied, lo que permite a los ingenieros de conformado maximizar el alargamiento de los patrones manteniendo un control estricto del patrón EUV original. Pioneer también está siendo co-optimizado con el nuevo sistema de grabado Sym3 Y Magnum para proporcionar una mayor selectividad y un mejor control sobre las películas de carbono convencionales para aplicaciones críticas de grabado en el procesamiento lógico y de memoria.

Los sistemas de metrología eBeam de Applied son utilizados por las principales empresas de lógica y memoria del mundo para desarrollar y controlar sus aplicaciones de grabado EUV más críticas. Uno de los principales retos es definir y colocar con precisión los miles de millones de características de cada capa para que se alineen correctamente con sus características opuestas en la siguiente capa del chip. Los pequeños errores de colocación reducen el rendimiento del chip y el consumo de energía, y los grandes errores crean defectos que anulan el rendimiento.

Applied ha adquirido Aselta Nanographics, líder tecnológico en metrología basada en el diseño mediante contornos. Los contornos permiten a los ingenieros de patronaje reunir órdenes de magnitudes de datos más sobre las formas que sus recetas están creando en las películas de patronaje y en la oblea. Estos datos se retroalimentan a la litografía y al flujo del proceso para crear características y colocaciones más exactas en el chip.