Alchip Technologies ha revelado que la empresa presentó una ponencia en el Foro del Ecosistema de la Plataforma de Innovación Abierta de Taiwán® TSMC 2023 en la que mostraba su innovadora metodología colaborativa de diseño de chips 3DIC de inteligencia artificial avanzada (IA) y de IP integrada. Su revolucionaria plataforma se centra en aumentar drásticamente la potencia computacional necesaria para manejar redes neuronales complejas y grandes conjuntos de datos. Las arquitecturas tradicionales tienen dificultades para satisfacer eficientemente estos requisitos.

Pero ahora, la avanzada tecnología IP SerDes permite una mayor escala con una interconexión de paquetes en 2,5D y 3D que consume menos energía, ocupa menos espacio y funciona con mayor eficiencia. La integración 3DIC almacena redes neuronales más grandes y complejas directamente en un chiplet, lo que reduce las frecuentes transferencias de datos a la memoria externa, según el documento. Esto mejora la eficiencia computacional, reduce el consumo de energía y permite el procesamiento en tiempo real de conjuntos de datos más grandes.

Según los autores, la tecnología 3DIC apila los chips de cálculo sobre los chips de memoria e interconexión utilizando TSV (through-silicon-vias) de alta densidad e hiperbaches para aumentar la densidad de transistores de cálculo, aumentar el tamaño de los chips SRAM, acortar las interconexiones y mejorar la eficiencia energética con una latencia mínima. El documento prevé combinar las interconexiones impulsadas por IP con los chiplets 3DIC para hacer frente a los enormes retos que plantean la potencia de cálculo, la capacidad de memoria y la optimización de las interconexiones. Los diseñadores de chips de IA tienen ahora libertad para ampliar los límites de las capacidades de la IA, lo que dará lugar a sistemas de inteligencia artificial más potentes, eficientes y escalables. Alchip reveló en la presentación que diseñó el dispositivo 3DIC utilizando el sistema CoWoS®?

de TSMC para integrar la IP SerDes avanzada. El diseño del encapsulado se ha sometido a una simulación exhaustiva para comprobar la integridad de la señal (SI), la integridad de la potencia (PI) y las consideraciones térmicas. Un usuario externo proporcionó orientación sobre el desglose del paquete, la gestión térmica y la consideración de PI y han completado con éxito un diseño completo del sistema, anuncia el documento.