Cadee DeDesign Systems, Inc. ha presentado su IP SerDes de largo alcance ampliado 112G (112G-ELR) en el proceso N4P de TSMC para ASIC de hiperescala, aceleradores de inteligencia artificial/aprendizaje automático (AI/ML), sistemas en chip (SoC) de tejido de conmutación e infraestructura inalámbrica 5G. El PHY SerDes de largo alcance ampliado admite una pérdida de inserción (IL) de 43db con BER de 10(e-7) -proporcionando así un margen de rendimiento adicional más allá de las especificaciones estándar de largo alcance- y permite una robustez excepcional del sistema para canales con pérdidas y reflectantes observados en plataformas de caja abierta, así como en cables de cobre de conexión directa (DAC) de gran longitud. La IP SerDes PHY 112G-ELR de Cadence(R) en el proceso N 4P de TSMC, una mejora centrada en el rendimiento de la plataforma tecnológica de 5nm de TSMC, incorpora una arquitectura SerDes basada en procesador digital de señales (DSP) con detección de secuencia de máxima probabilidad (MLSD) y tecnología de cancelación de reflexión.

La IP SerDes PHY cumple las normas IEEE y OIF Long-Reach (LR) a la vez que proporciona un margen de rendimiento adicional para las aplicaciones ELR. La potencia, el rendimiento y el área optimizados son ideales para diferentes escenarios de usuario, incluidas las aplicaciones de alta densidad de puertos. Además de los canales ELR y LR, la IP también admite aplicaciones de alcance medio (MR) y de alcance muy corto (VSR) con una capacidad flexible de ahorro de energía en diferentes canales.

Las velocidades de transmisión de datos soportadas van de 1G a 112G con señalización NRZ y PAM4, lo que permite una transferencia de datos fiable y de alta velocidad a través de canales backplane, de cable de conexión directa (DAC), de chip a chip y de chip a módulo. Cadence dispone actualmente del 112G-ELR en silicio de chip de prueba TSMC N4P en sus propias instalaciones, demostrando un rendimiento óptimo. La solución Cadence 112G-ELR Ser Designed en el proceso N4 P de TSMC ya está disponible para amplios compromisos con los clientes.

Cadence ha creado una amplia base de clientes para sus SerDes PAM4 al permitir diferentes variaciones. La IP 112G-ELR Ser Des PHY en el proceso N4P de TSMC ya está disponible para una amplia cartera de clientes. Cadence ha creado una amplia base de clientes para sus SerDes PAM4 al permitir diferentes variaciones.

La IP 112G-ELR SerDes PHY en el proceso N4P de TSMC forma parte de la cartera más amplia de IP de Cadence y respalda la estrategia Cadence Intelligent System Design(TM), que permite la excelencia en el diseño de SoC de nodo avanzado.