Intel Corporation ha anunciado que es la primera del sector en implantar la entrega de potencia trasera en un chip de prueba similar a un producto, logrando el rendimiento necesario para impulsar al mundo hacia la próxima era de la informática. PowerVia, que se introducirá en el nodo de proceso Intel 20A en la primera mitad de 2024, es la solución de Intel para la entrega de potencia trasera. Resuelve el creciente problema de los cuellos de botella de interconexión en el escalado de área trasladando el enrutamiento de energía a la parte trasera de una oblea.

Una oblea contiene chips de prueba Blue Sky Creek. La prueba de producción ayuda a Intel a perfeccionar la tecnología de alimentación trasera PowerVia de Intel. Prevista como parte del nodo de fabricación Intel 20A en 2024, PowerVia será la primera implementación del sector de la alimentación trasera en silicio, resolviendo décadas de cuellos de botella en la interconexión.

Cómo funciona: Intel desvinculó el desarrollo de PowerVia del desarrollo de transistores para garantizar su preparación para la implementación en silicio basada en los nodos de proceso Intel 20A e Intel 18A. PowerVia se probó en su propio nodo de pruebas interno para depurar y garantizar el buen funcionamiento de la tecnología antes de su integración con RibbonFET en Intel 20A. Tras la fabricación y las pruebas en un chip de prueba de silicio, se confirmó que PowerVia aportaba un uso notablemente eficiente de los recursos del chip, con una utilización de celdas superior al 90% y un importante escalado de transistores, lo que permitía a los diseñadores de chips lograr mejoras de rendimiento y eficiencia en sus productos.

Intel presentará estos resultados en dos ponencias en el Simposio VLSI que se celebrará del 11 al 16 de junio en Kioto (Japón). PowerVia se sitúa muy por delante de las soluciones de alimentación trasera de la competencia, ofreciendo a los diseñadores de chips -incluidos los clientes de Intel Foundry Services (IFS)- una vía más rápida para obtener valiosas ganancias de energía y rendimiento en sus productos. Intel tiene un largo historial de introducción de las nuevas tecnologías más críticas del sector, como el silicio tenso, la puerta metálica Hi-K y FinFET, para impulsar la Ley de Moore.

Con PowerVia y la tecnología de puerta metálica RibbonFET que llegarán en 2024. PowerVia es la primera en resolver el creciente problema del cuello de botella de la interconexión para los diseñadores de chips. Los casos de uso en auge, como la inteligencia artificial y los gráficos, requieren transistores más pequeños, densos y potentes para satisfacer las crecientes demandas informáticas.

La entrega de potencia por la parte trasera es vital para el escalado de los transistores, ya que permite a los diseñadores de chips aumentar la densidad de los transistores sin sacrificar recursos para ofrecer más potencia y rendimiento que nunca. Cómo lo estamos haciendo: Intel 20A e Intel 18A introducirán tanto la tecnología de alimentación trasera PowerVia como la tecnología RibbonFET gate-all-around. Como forma completamente nueva de suministrar potencia a los transistores, la implementación de la potencia trasera planteó nuevos retos para los diseños térmicos y de depuración.

Al desvincular el desarrollo de PowerVia de RibbonFET, Intel pudo trabajar en esos desafíos rápidamente para garantizar la preparación para la implementación en silicio basado en los nodos de proceso 20A y 18A de Intel. Los ingenieros de Intel desarrollaron técnicas de mitigación para evitar que las térmicas se convirtieran en un problema. La comunidad de depuración también desarrolló nuevas técnicas para garantizar que la nueva estructura de diseño pudiera depurarse adecuadamente.

Como resultado, la implementación de la prueba proporcionó unas sólidas métricas de rendimiento y fiabilidad al tiempo que demostraba la propuesta de valor intrínseca de la tecnología mucho antes de que se uniera a la nueva arquitectura RibbonFET. La prueba también aprovechó las reglas de diseño habilitadas por la litografía EUV (ultravioleta extremo), que produjo resultados que incluyen una utilización de celdas estándar de más del 90% en grandes áreas de la matriz, lo que permite una mayor densidad de celdas, lo que cabe esperar que reduzca los costes. La prueba también mostró más de un 30% de mejora en el droop de voltaje de la plataforma y un 6% de beneficio en la frecuencia.

Intel también consiguió unas características térmicas en el chip de prueba PowerVia acordes con las mayores densidades de potencia que se esperan del escalado lógico. Llevar PowerVia a los clientes por delante de la industria y seguir innovando en el futuro está en consonancia con la larga historia de Intel de ser los primeros en introducir en el mercado nuevas innovaciones en semiconductores y de innovar constantemente.